PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06324868 A

(43) Date of publication of application: 25.11.94

(51) Int. CI

G06F 9/38 G06F 13/28

(21) Application number: 05115692

(22) Date of filing: 18.05.93

(71) Applicant:

HITACHI LTD HITACHI VLSI ENG

CORP

(72) Inventor:

MURAKAMI YASUYUKI

HATANO YUJI KAMIMAKI HARUO MORISHIMA KENTA HOTTA MASAO ODAI KAZUO

ASAKAWA YOSHIAKI

ISHIDA JUN


(54) DIGITAL SIGNAL PROCESSOR WITH DEDICATED COMPUTING ELEMENT

(57) Abstract:

PURPOSE: To reduce power consumption in an LSI as a whole by executing a part of simple processing which occupies the most part of algorithm as wired logic in which a dedicated computing element of scale smaller than that of a main computing element performs the transfer of data between data memory via a direct memory access(DMA) bus.

CONSTITUTION: Such constitution is employed that the dedicated computing element 201 which performs limited processing on the algorithm is provided, and the dedicated computing element 201 is connected to the DMA buses 212, 212 connected to the data memory 104 and not being connected to the main computing element 106. In other words, the dedicated computing element 201 performs data transfer between the data memory 104 via the DMA buses 211, 212, which enables simple processing to be performed. The dedicated computing element 201 is a computing element of small scale provided with a limited computing function so as to be fitted in the execution of the simple processing. Therefore, it is possible to reduce the power consumption in the operation of the whole digital signal processor, i.e., the LSI in which the simple processing occupies the most part.

COPYRIGHT: (C)1994,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-324868

(43)公開日 平成6年(1994)11月25日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 9/38 370 C

13/28

310 K 9072-5B

審査請求 未請求 請求項の数2 OL (全 13 頁)

(21)出願番号

特願平5-115692

(22)出願日

平成5年(1993)5月18日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233468

日立超エル・エス・アイ・エンジニアリン

グ株式会社

東京都小平市上水本町5丁目20番1号

(72)発明者 村上 康之

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 中村 純之助

最終頁に続く


(54) 【発明の名称】 専用演算器付きディジタル信号処理プロセッサ

(57) 【要約】

【目的】アルゴリズムの大部分を占める単調な処理の部 分をデータメモリとの高速のデータ授受を保証しつつ布 線論理として実現することにより、LSI全体としての 消費電力を低減し得るディジタル信号処理プロセッサを 提供する。

【構成】ディジタル信号処理プロセッサに、アルゴリズ ム上の限定された処理を行う専用演算器201を設け、 該専用演算器201を、データメモリ104に接続され 主演算器106には接続されないDMA (Direct Memory Access)バス211および212に接続する構成とす る。

[32] 1



【特許請求の範囲】

【請求項1】データメモリと、主演算器と、プログラムメモリと、主演算器およびデータメモリの両方に接続するデータバスと、データメモリに接続され主演算器には接続されないDMAバスとを含み、プログラムメモリに記述された命令に基づいてデータメモリと演算器間でデータの転送を行うことによりメモリに書き込まれたデータを処理するディジタル信号処理プロセッサにおいて、限定された演算機能を有する専用演算器を上記DMAバスに接続した構成を備えることを特徴とする専用演算器付きディジタル信号処理プロセッサ。

【請求項2】請求項1記載の専用演算器付きディジタル信号処理プロセッサにおいて、上記専用演算器は、少なくともシフトレジスタと乗算器と加算器を含み、かつ、第1および第2のシフトレジスタの最終段の出力をそれぞれ乗算器に入力し、該乗算器の出力を加算器の一方の入力に与え、該加算器の出力をラッチを介して該加算器の他方の入力に与える構成を備えることを特徴とする専用演算器付きディジタル信号処理プロセッサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はディジタル信号処理プロセッサに係り、特に低消費電力化に好適なディジタル信号処理プロセッサに関する。

[0002]

【従来の技術】ディジタル信号処理をシングルチップで 行うディジタル信号処理プロセッサ(Digital Signal Pr ocessor:以下DSPと記す)に関しては、従来多数の方 式が知られている。例えば、青山友紀、小野定康共著 電子情報通信学会編「信号処理プロセッサ」(オーム 社) P. 52~P. 53には汎用のDSPの一般的構造が記述さ れている。図6には上記文献の図4.2 DSPのブロック 図(P.52)を引用して示す。DSPは大まかにプログラム 制御部121とデータ処理部122とで構成される。プ ログラム制御部121にはプログラムメモリ101、ア ドレス制御部102、命令実行制御部103で構成され る。データ処理部122はデータメモリ104、入出力 制御部105、主演算器106で構成される。同図でデ ータメモリ104は主演算器106にデータを供給した り、主演算器からデータを受け取ったりする。外部とデ ータをやり取りする入出力制御部105とデータメモリ 104、主演算器106はデータバス112で接続され る。命令実行制御部103は、プログラムメモリ101 に書き込まれているプログラムに従ってデータ処理部1 22を制御する部分である。アドレス制御部102はデ ータメモリ104の内容の呼出し/書き込み順序の制御 を行う部分である。そして、主演算器106にデータメ モリ104からデータが途切れることなく送り込めるよ うに機能する部分である。プログラムメモリ101、ア ドレス制御部102、命令実行制御部103はプログラ

2

ムバス111で接続される。このようなDSPの特徴を前出の「信号処理プロセッサ」P.55~P.56から抜粋する。汎用のDSPは実行される演算の内容がプログラムにより規定されているため、プログラム論理の一般的特徴として、

実現できる機能が非常に柔軟性に富む。

複雑なアルゴリズムをコンパクトなハードウェアで実 現できる。

という利点がある。このためDSPは広く情報通信機器 から民生用品に至る分野で実用に供されている。DSP 10 以外にディジタル信号処理を行う手法として布線論理で LSIチップを構成する方法がある。この場合、実現す るアルゴリズムに特化したカスタム設計となって処理の 柔軟性や融通制はない。しかし、ディジタルフィルタの ようにアルゴリズムの内容が、少ない種類の演算を繰り 返すような、すなわち限定的な演算ですむように単調で ある場合には、布線論理の方が少ない素子数と少ない消 費電力でLSIを実現できる。DSPでは処理の1ステ ップ毎にプログラムメモリから命令が一行読み出され 20 て、その命令に基づいてアドレス制御部がデータメモリ を駆動し、命令実行制御部が主演算器と必要に応じて入 出力制御部を駆動するため、処理の1ステップ毎にDS Pのほぼ全体が一斉に動作することになるからである。 ただし、アルゴリズムが複雑になると布線論理で実現す る論理回路の規模は著しく増大する。このためアルゴリ ズムが複雑な場合にはDSPが唯一の解である。然る に、処理ステップの大部分が単調な処理で占められてい るにも拘らず、アルゴリズムの一部に複雑な部分が出現 する場合にも一般にはDSPが用いられている。

30 [0003]

【発明が解決しようとする課題】上記のように、LSIとして1チップで実現すべきアルゴリズムの一部に複雑な部分が出現するために、大部分の単調な処理を複雑な処理と同様な処理形態としていた従来は、LSI中の電力の不経済な消費という問題は犠牲にされていたものである。本発明は、アルゴリズムの大部分を占める単調な処理の部分をデータメモリとの高速のデータ授受を保証しつつ布線論理として実現することにより、LSI全体としての消費電力を低減し得るディジタル信号処理プロセッサを提供することを目的とする。

[0004]

40

【課題を解決するための手段】上記目的を達成するため、本発明では、例えば図1に示すように、DSPのデータメモリ104に接続され、主演算器106には接続されないDMA(DirectMemory Access)バス211および212に、アルゴリズム上の限定された処理を行う専用演算器201を接続する構成を備えることとする。

【0005】ここで、上記の専用演算器201としては、例えば図2に示すように、少なくともシフトレジスタと乗算器と加算器を含み、かつ、第1および第2のシ

30

40

フトレジスタ322および323の最終段の出力をそれ ぞれ乗算器301に入力し、該乗算器301の出力を加 算器302の一方の入力に与え、該加算器302の出力 をレジスタ315を介して該加算器302の他方の入力 に与える構成を備えるようにすれば、専用演算器におけ る高速性の劣化を抑えられ好ましい。

[0006]

【作用】本発明により、アルゴリズムの大部分を占める 単調な処理の部分を、主演算器より規模の小さい専用演 算器がDMAバスを介してデータメモリとの間でデータ の授受を行う布線論理として実現することになり、処理 の1ステップ毎にDSPのほぼ全体が一斉に動作するよ うな処理形態を採らずに済む。したがって消費電力を低 減することが可能になる。

【0007】また、その上に、本発明の専用演算器の構 成によれば、以下に述べるようなわけでデータ転送にお いて高速性を損なわれるようなことはない。DMAバス はデータバスと共通にデータメモリ上の同一のページ部 分を参照する必要が生じた場合を除いて、主演算器やデ ータバスとは独立にデータ転送を実現可能である。DM A転送は転送の開始の制御に次の~に示すように若 干のプログラム処理を必要とする。

DMA開始アドレスの設定

一括転送するデータのワード数の設定

DMA転送自体の起動の実行 等

しかし、専用演算器の中にDMAバスからの入力を受け るシフトレジスタを設け、シフトレジスタの段数をプロ ック長としてブロック単位でのDMA転送を実現するこ とにより、上記DMA転送開始制御のプログラム処理に 要する時間(処理ステップ数)を最小限に抑えることがで きるので、データ転送の高速性の劣化を抑えられる。

[0008]

【実施例】本発明によるディジタル信号処理プロセッサ の構成を図1に示す。同図で201は専用演算器、21 1はDMAデータバス、212はDMAアドレスバスで ある。専用演算器がDMAバスに接続され、DMAバス を介してデータメモリとデータ授受を行い、単調な処理 を行うようなされているのが基本的な特徴である。この 専用演算器は単調な処理を行うのに適応するよう限定さ れた演算機能を有する小さな規模の演算器である。した がって、単調な処理が大部分を占める場合のDSP全体 の、つまりLSIとしての消費電力を低減し得る。さら に、本発明の専用演算器においては、以下に詳述するよ うにDSPとの信号の授受を最低限に抑えるようになさ れているので、データ転送の高速性を損なうことはな い。

【0009】専用演算器201の実施例を図2に示す。 本専用演算器は、乗算器301、加算器302、ラッチ 311~315、S段のシフトレジスタ321、R段シ フトレジスタ322及び323、2入力のセレクタ33

1、333、336及び3入力のセレクタ332からな る。ラッチ313の出力はセレクタ331及び333の '0'側入力及び332の'1'側入力となる。セレク タ331の出力がシフトレジスタ321の入力となる。 セレクタ333の出力がシフトレジスタ323の入力と なる。セレクタ332の出力がシフトレジスタ322の 入力となる。シフトレジスタ321の出力がセレクタ3 36の '1'側入力、及びラッチ312の入力となる。 シフトレジスタ322の出力がゲート334の入力及び 10 セレクタ332の '2' 側入力となる。シフトレジスタ 323の出力がゲート335の入力及びセレクタ333 の'1'側入力となる。ゲート334の出力が乗算器3 01の第1の入力となる。ゲート335の出力が乗算器 301の第2の入力となる。乗算器301の出力がラッ チ314の入力となる。セレクタ336の出力が加算器 302の第1の入力となる。ラッチ314の出力が加算 器302の第2の入力となる。加算器302の出力がラ ッチ315の入力となる。ラッチ315の出力がセレク タ331の'1'側入力、セレクタ336の'0'側入 力、及びセレクタ332の'0'側入力となる。

【0010】本演算器は図3に処理フローを示すIIR (Infinite Impulse Response)フィルター処理を専用に 実行するものである。同図で401は1サイクルの遅延 を、402は遅延出力d[k]と係数 t[k](1≤k≤R) との乗算を、403はフィルタ入力 $V[j](1 \le j \le S)$ と t[1]*d[1]+t[2]*d[2]+...+t[R]*d[R]と の加算を表す。加算出力が Z[j]である。この I I R フ ィルタ処理は図2の専用演算器を用いて以下のように行 われる。まず第1~第RサイクルにDMAアドレスバス 212に書き込みアドレス'1'が立つ。これは、その サイクルにDMAデータバス211に係数 t [R]~ t [1]が到着することを示すものである。これに対応して 第(j+1)サイクル $(1 \le j \le R)$ に係数 t[R+1-j]がラッチ313から出力される。また、第(j+1)サイ クルにはセレクタ333に制御信号'0'が与えられ、 シフトレジスタ323に係数 t [R+1-j]が入力され る。シフトレジスタ323には第2~第(R+1)サイク ルの間、シフトクロックが供給され、第(R+1)サイク ルにはR個の係数 t [R]~ t [1]がシフトレジスタ32 3に格納される。次に第(2R+1)~第(2R+S)サイ クルにDMAアドレスバス212に書き込みアドレス '3' が立つ。これは、次サイクルにDMAデータバス 211にフィルタ入力V[1]~V[S]が到着することを 示すものである。これに対応して第(2R+j+1)サイ クル $(1 \le j \le S)$ にフィルタ入力V[j]がラッチ313 から出力される。また、第(2R+j+1)サイクルには セレクタ331に制御信号'0'が与えられ、シフトレ ジスタ321にフィルタ入力V[j]が入力される。シフ トレジスタ321には第(2R+2)~第(2R+S+2) 50 サイクルの間、シフトクロックが供給されるので、第

(2R+S+2)サイクルにはS個のフィルタ入力V[1] $\sim V[S]$ がシフトレジスタ321に格納される。また、第 $(2R+S+1)\sim$ 第(3R+S)サイクルの間、ゲート334、335が開かれて乗算器301が動作するとともにシフトレジスタ322、323にシフトクロックが格納され、第(2R+S+k+1)サイクルにはラッチ314よりt[R+1-k]*d[R+1-k](1 $\leq k \leq R$)が出力される。一方、第(2R+S+2)サイクルには、*

* セレクタ336に制御信号'1'が与えられ、シフトレジスタ321の最終段出力V[1]とラッチ314の出力t[R]*d[R]の間で加算が実行され、結果がラッチ315に格納される。さらに続く(R-1)サイクルの間、セレクタ336に制御信号'0'が与えられる。第(3R+S+2)サイクルには

[0011]

【数1】

※いるので、

Z[1]=V[1]- $\sum_{k=1}^{R} t[k]*d[k]$ (\mathfrak{Y}_{1})

【0012】がラッチ315から出力される。同時にセレクタ331に制御信号 '0' が与えられるとともに、シフトレジスタ321にシフトクロックが供給され、シフトレジスタ321の初段にZ[1] が格納される。同時にセレクタ332に制御信号 '0' が与えられるとともにシフトレジスタ322にシフトクロックが供給され、シフトレジスタ322にシフトクロックが供給され、シフトレジスタ322の第1段にもZ[1] が格納される。同様に、第(3R+S+3)~第(4R+S+2)サイクルの間、ゲート334、335が開かれて乗算器301が動作するとともにシフトレジスタ322、323にシフトクロックが供給され第(3R+S+k+3)サイクルにはラッチ314からt[R+1-k]*d[R+1-k](1 \leq k \leq R)が出力される。但し、第(3R+S+2)サイクルでシフトレジスタ322が1回シフトして ※

第(3R+S+3)~第(4R+S+2)サイクルの間の d [k]=第(2R+S+1)~第(3R+S)サイクルの間の d [k-1]

となり、図3における遅延401の処理が実行される。 さらに、第(3R+S+4)サイクルには、セレクタ33 6に制御信号 '1' が与えられ、シフトレジスタ321 の最終段出力V[2]とラッチ314の出力 t[R]* d[R]0間で加算が実行され、結果がラッチ315に格納 される。さらに続く(R-1)サイクルの間、セレクタ336に制御信号 '0' が与えられ、第(4R+S+4)サイクルには

[0013]

【数2】

20

【0014】がラッチ315から出力される。同時にセ レクタ331に制御信号 '0' が与えられるとともに、 シフトレジスタ321にクロックが供給され、シフトレ ジスタ321の初段に2[2]が格納される。同時にセレ クタ332に制御信号'0'が与えられるとともにシフ トレジスタ322にシフトクロックが供給され、シフト レジスタ322の第1段にもZ[2]が格納される。以上 の過程を繰り返すことにより、第((S+2)*R+3S +1)サイクルにはシフトレジスタ321にZ[1]~Z [S]が揃う。これらのデータは出力ラッチ312を介し T第((S+2)*R+3S+2)~((S+2)*R+4S +1)サイクルの間DMAバス211に出力される。以 上により図3の処理の全動作が完了する。以上のように シフトレジスタ322、323には処理の最初にDMA バスから初期値 t[k]及び d[k]を各R個供給したおく だけで、項数Rの積和S回に対して、 t[k]及びd[k] を供給し続けることができる。またシフトレジスタ32 1にはフィルタ処理の最初にフィルタ入力V[j]を入れ ておけば処理終了時にはフィルタ出力 Z[j]が格納さ れ、ここからDMAバスを介して出力を一括して続出さ せる。以上のようにこれらのシフトレジスタによりDS Pとの信号の授受を最低限に抑えて、目的の処理を実現 する専用演算器を実現することができる。

【0015】専用演算器201の別の実施例を図4に示 ★50

★す。本専用演算器は、乗算器501、加算器502、ラ ッチ511~516および518、S段のシフトレジス タ521および522、2入力のセレクタ532、53 30 6、537、3入力のセレクタ534、535、4入力 のセレクタ533、および16段のシフトレジスタ51 7からなる。ラッチ511はDMAアドレスバス212 の内容を読み込み、アドレスの値が該専用演算器の書き 込みアドレスと一致した場合には、同じサイクルでラッ チ513がDMAデータバス211の内容を読み込む。 アドレスの値が該専用演算器の読み出しアドレスと一致 した場合には、同じサイクルでラッチ512がその値を ペリフェラルデータバス211に出力する。ラッチ51 3の出力はシフトレジスタ521の入力、セレクタ53 3の '3' 側入力、セレクタ534の '0' 側入力、およ 40 びセレクタ532の'0'側入力となる。セレクタ53 2の出力がシフトレジスタ522の入力となる。シフト レジスタ521の出力がセレクタ533の '2'側入 力、およびセレクタ536の'0'側入力となる。シフ トレジスタ522の出力がセレクタ534の'1'側入 力、およびセレクタ532の'1'側入力となる。セレ クタ533の出力が乗算器501の第1の入力となる。 セレクタ534の出力が乗算器501の第2の入力とな る。乗算器501の出力がラッチ516の入力およびセ レクタ535の'1'側入力となる。セレクタ535の

出力がラッチ514の入力となる。セレクタ536の出 力が加算器502の第1の入力となる。ラッチ514の 出力が加算器502の第2の入力となる。加算器502 の出力がセレクタ537の'0'側入力となる。セレク タ537の出力がラッチ515の入力となる。ラッチ5 15の出力がセレクタ533の'1'側入力、セレクタ 535の'0'側入力、ラッチ512の入力、およびセ レクタ536の'1'側入力となる。ラッチ516の出 力がセレクタ533の'0'側入力となる。加算器50 2の最上位の符号ビットがシフトレジスタ517の入力 となる。シフトレジスタ517のパラレル出力はセレク *

$$A = V - \frac{(V \cdot b) b}{|b|^2}$$

【0018】として求める直交化処理を行う。但し・は 内積であり、

 $| b |^{2} < 10^{-7}$

の場合

s = v

* タ534の '2'側入力となる。なお、加算器502の 最上位の符号ビットの値は検出回路541によりモニタ ーされ、ラッチ518からDSPに対して割込み信号を 送出する。

【0016】本演算器は以下の処理を専用に実行するも のである。ベクトルV=(V[1]、V[2]... V[S])か らベクトルb=(b[1]、b[2]...b[S])に並行な成 分を差し引いて新たなベクトルA=(A[1]、A[2]... A[S])を

[0017] 10

【数3】

(数3)

※とする直交化処理を行う。これは、スカラー成分毎に記 述すると

$$S[j]=V[j]-\frac{\sum\limits_{k=1}^{S}b[k]V[k]}{\sum\limits_{k=1}^{S}b[k]^{2}}b[j]$$
 (数4)

【0020】但し [0021]

【0022】の場合、Si=Viである。または、

[0023]

 $P = \sum_{k=1}^{S} b[k] V[k]$

【0024】とすると

[0025]

【数7】

$$A[j] = V[J] - \frac{P}{g} b[j]$$
 (数7)

【0026】である。

【0027】本処理の実行過程の詳細を以下に示す。ま ず第1~第SサイクルにDMAアドレスバス212に書 き込みアドレス'1'が立つ。これは、同じサイクルに DMAデータバス211にデータb[1]~b[S]が到着 することを示すものである。これに対応して第(i+1) サイクル $(1 \le i \le S)$ にデータb[i]がラッチ513か ら出力される。また、第(i+1)サイクルにはセレクタ 532に制御信号'0'が与えられ、シフトレジスタ5 22にデータb[i]が入力される。シフトレジスタ52 2には第2~第(S+1)サイクルの間、シフトクロック が供給されるので、第(S+1)サイクルにはS個のデー タb[1]~b[S]がシフトレジスタ522に格納され

[0019]

【数4】

★【数5】

(数5)

【数6】

 $g = \sum_{k=1}^{S} b [k]^2$

☆る。また、同時に第2~第(S+1)サイクルの間、セレ クタ533に制御信号 '3' が与えられ、セレクタ53 4に制御信号'0'が与えられ、乗算器501が動作 し、さらにセレクタ535に制御信号'1'が与えら れ、第(i+2)サイクルにはラッチ514からb[i]* b[i](1 ≤ i ≤ S)が出力される。一方、第2サイクル には、ラッチ515がクリアされ、第3サイクルには出 40 力が0となる。さらに、第3サイクルには、セレクタ5 36に制御信号'1'が与えられ、セレクタ537に制 御信号'0'が与えられ、ラッチ515の出力とラッチ 514の出力b[1]*b[1]の間で加算が実行され、結 果がラッチ515に格納される。さらに続く(S-1)サ イクルの間、セレクタ536に制御信号'1'が与えら れ、セレクタ537に制御信号'0'が与えられ、第 (S+3)サイクルには

[0028]

【数8】

 $g = \sum_{i=1}^{S} b[i] * b[i]$

【0029】がラッチ515から出力される。なお、第(S+2)サイクルにはセレクタ535に制御信号 '2'が与えられ、ラッチ514に値 ' $10^{\sim \gamma}$ 'が格納される。さらに、第(S+3)サイクルにはセレクタ536に制御信号 '1'が与えられ、加算器502において減算 $g-(10^{\sim \gamma})$

が実行され、最上位の符号ビットが検出回路541に出 力される。さらに、第(S+3)サイクルには、セレクタ 535に制御信号'0'が与えられるとともにセレクタ 537に制御信号 '1' が与えられ、第(S+4)サイク ルには、ラッチ514、515からそれぞれg、1が出 力される。続く第(S+4)~第(S+19)サイクルの 間、セレクタ536に制御信号'1'が与えられるとと もにセレクタ537に制御信号'0'が与えられ、加算 器502において付随されるシフトおよび減算機能によ り除算1/gが実行され、第(S+20)サイクルに商が レジスタ517から出力される。以上の過程に並行して 第(S+18)~第(2S+17)サイクルにDMAアドレ スバス212に書き込みアドレス '2' が立つ。これ は、同じサイクルにDMAデータバス211にデータV [1]~V[S]が到着することを示すものである。これに 対応して第(S+j+18)サイクル(1≤j≤S)にデー タV[j]がラッチ513から出力される。また第(S+ j+18)サイクルにはシフトレジスタ521にデータ *

$P = \sum_{j=1}^{S} V[1][j] * b[j]$

【0031】がラッチ515から出力される。同時にセレクタ533に制御信号'1'が与えられるとともに、セレクタ534に制御信号'2'が与えられ、乗算器501が動作し、ラッチ516に(P/g)が格納される。続いて、第(2S+21)~第(3S+20)サイクルの間、シフトレジスタ522にシフトクロックが供給されるとともに、セレクタ532に制御信号'1'が与えられ、シフトレジスタ522の内容が循環する。同時にセレクタ533に制御信号'0'が与えられ、セレクタ534に制御信号'1'が与えられ、乗算器501が動作し、さらにセレクタ535に制御信号'1'が与えら

S[i] = V[i] - b[i] * (P/g)

【0033】がラッチ515から出力される。ラッチ515出力は1サイクル遅れてラッチ512から出力されるので、第(2S+24)~第(3S+23)サイクルの間上記値がDMAデータバス211に出力される。以上のようにシフトレジスタ522には処理の最初にDMAバスからb[k]を初期値として供給しておくだけで、直交化処理全体に共通にb[k]を供給できる。これにより、専用演算器とDSPとのデータ授受を最低限に抑えて目的の処理を実現する専用演算器を実現することができ

10

(数8)

* V[j]が入力される。シフトレジスタ521には第(S +19)~第(2S+18)サイクルの間、シフトクロッ クが供給されるので、第(2S+18)サイクルにはS個 のデータV[1]~V[S]がシフトレジスタ521に格納 される。また、第(S+19)~第(2S+18)サイクル の間、シフトレジスタ522にシフトクロックが供給さ れるとともに、セレクタ532に制御信号 '1' が与え 10 られ、シフトレジスタ522の内容が循環する。同時 に、セレクタ533に制御信号 '3' が与えられ、セレ クタ534に制御信号'1'が与えられ、乗算器501 が動作し、さらにセレクタ535に制御信号 '1' が与 えられ、第(S+j+19)サイクルにはラッチ514か SV[j]*b[j](1 ≤ j ≤ S)が出力される。一方、第 (S+19)サイクルには、ラッチ515がクリアされ、 第(S+20)サイクルには出力が0となる。さらに、第 (S+20)サイクルには、セレクタ536に制御信号 '1'が、セレクタ537に制御信号'0'が与えら 20 れ、ラッチ515の出力とラッチ514の出力V[1]* b[1]の間で加算が実行され、結果がラッチ515に格 納される。さらに続く(S-1)サイクルの間、セレクタ 536に制御信号'1'が、セレクタ537に制御信号 '0'が与えられ続け、第(2S+20)サイクルには [0030]

【数9】

※れ、第(2S+j+21)サイクルにはラッチ514より $b[j]*(P/g)(1 \le j \le S)$ が出力される。一方、第 (2S+22)~第(3S+21)サイクルの間、シフトレジスタ521にシフトクロックが供給されるとともに、セレクタ536に制御信号 '0'が与えられ、シフトレジスタ521の出力とラッチ514の出力の間で減算が実行され、さらにセレクタ537に制御信号 '0'が与えられ、第(3S+22+j)サイクル $(1 \le j \le S)$ には【0032】

(数9)

(数10)

★る。

※40

★ 50

【数10】

【0034】専用演算器201の別の実施例を図5に示す。本専用演算器201は、乗算器701、加算器702、ラッチ711~722、S段のシフトレジスタ731および732、2入力のセレクタ742、745、746、747、748、749、4入力のセレクタ743、744、および16段のシフトレジスタ721からなる。ラッチ711はDMAアドレスバス212の内容を読み込み、アドレスの値が該専用演算器の書き込みア

ドレスと一致した場合には、同じサイクルでラッチ71 3がDMAデータバス211の内容を読み込む。アドレ スの値が該専用演算器の読み出しアドレスと一致した場 合には、同じサイクルでラッチ712がその値をDMA データバス211に出力する。ラッチ713の出力はシ フトレジスタ731の入力、セレクタ742の'0'側 入力、セレクタ743の'3'側入力、およびセレクタ 744の'1'側入力となる。セレクタ742の出力が シフトレジスタ732の入力となる。シフトレジスタ7 31の出力がセレクタ743の'1'側入力となる。シ フトレジスタ732の出力がセレクタ744の'2'側 入力、およびセレクタ742の'1'側入力となる。セ レクタ743の出力が乗算器701の第1の入力とな る。セレクタ744の出力が乗算器701の第2の入力 となる。乗算器701の出力がラッチ714、716及 び717の入力となる。ラッチ714の出力がセレクタ 745の'1'側入力となる。ラッチ716の出力がセ レクタ747の'1'側入力となる。セレクタ747の 出力が加算器702の第1の入力となる。セレクタ74 5の出力が加算器702の第2の入力となる。加算器7 *20

$$U[i] = \frac{|Q[i] \cdot P|^2}{|Q[i]|^2}$$

【0037】を計算し、U[i]が最大となるiを求める ものである。すなわちベクトルPと相関が最大となるベ クトルQ[i]を1≤i≤Nの中から捜すものである。

$$U[i] = \frac{C[i]^{2}}{g[i]}$$

★【数13】

【0039】但し、 [0040]

> S g[i]=∑q[i][j]*q[i][j] i=1 $C[i] = \sum_{i=1}^{S} q[i][j] * P[j] ,$

【0041】(数13)

となる。U[i]を最大にする i を求めるためには、0≦ i ≦ I の範囲でU[i]が最大となった時のC[i]²及び g[i]を格納しておく変数としてC2m及びgmを用意 し、i = I + 1の時のC[i] 及びg[i] に対してC[i]²*gmとC2m*g[i]の大小比較を行い、C [i]²*gmがC2m*g[i]より大きければC2m= $C[i]^2$ 、gm=g[i]とし、小さければそのままとな るプロセスを反復していけばよい。

【0042】本処理の実行過程の詳細を以下に示す。ま ず第1~第SサイクルにDMAアドレスバス212に書 き込みアドレス'1'が立つ。これは、同じ第1~第8 サイクルにDMAデータバス211にデータq[1][1] ~ q[1][S]が到着することを示す。これに対応して第 $j \forall 1$ $\forall 1$ $\forall 2$ $\forall 3$ $\forall 4$ $\forall 4$ $\forall 4$ $\forall 5$ $\forall 6$ \forall 13にロードされる。また、第(j+1)サイクルにはシ ☆50

* 02の出力はセレクタ746の '0'側入力及びラッチ 719の入力となる。セレクタ746の出力はラッチ7 15の入力となる。ラッチ715の出力はセレクタ74 7の'0'側入力、セレクタ743の'2'側入力、及び セレクタ744の'0'側入力となる。ラッチ719の 出力はセレクタ749の'0'側入力及びラッチ720 の入力となる。ラッチ720の出力はセレクタ749の '1'側入力及びセレクタ745の'0'側入力となる。 セレクタ749の出力はセレクタ743の'0'側入力 となる。ラッチ717の出力はセレクタ748の'0' 10 側入力及びラッチ718の入力となる。ラッチ718の 出力はセレクタ748の'1'側入力及びセレクタ74 6の'1'側入力となる。セレクタ748の出力はセレ クタ744の '3'側入力となる。

【0035】本演算器は以下の処理を専用に実行するも のである。 i = 1...N の N 個 のベクトルQ[i] = (q)[i][1]、q[i][2]...、q[i][S])及びベクトルP =(p[1], p[2]..., p[S])について

[0036]

【数11】

%【0038】

【数12】

(数11)

(数12)

☆フトレジスタ731にデータq[1][j]が入力される。 シフトレジスタ731には第2~第(2S+2)サイクル の間シフトクロックが供給されるので、第(S+1)サイ クルにはS個のデータq[1][1]~q[1][S]がシフト レジスタ731に格納される。なお、書き込みアドレス 40 が '0'から '1'に切り替わる時にカウンタ722の値 が1インクリメントされる。また、第2~第(S+1)サ イクルの間、セレクタ743に制御信号 '3'が与えら れ、セレクタ744に制御信号'1'が与えられ、乗算 器701が動作し、第(j+2)サイクルにはラッチ71 $4 \text{ krq}[1][j] * q[1][j](1 \leq j \leq S)$ が格納され る。一方、第1サイクルには、ラッチ715がクリアさ れ、第2サイクルには出力が0となる。さらに、第3~ 第(S+1)サイクルの間、セレクタ747に制御信号 '0'が与えられ、セレクタ745に制御信号'1'が与

えられ、セレクタ746に制御信号'0'が与えられ、

ラッチ715の出力とラッチ714の出力q[1][j]* q[1][j]の間で加算が実行され、結果がラッチ715 に格納される。そして第(S+2)サイクルには、結果が *

$$g = \sum_{j=1}^{S} q[1][j] * q[1][j]$$

【0044】がラッチ719から出力されると同時にラ ッチ720にgmとして格納される。

【0045】続いて第(S+1)~第(2S)サイクルにD MAアドレスバス212に書き込みアドレス '2'が立 つ。これは、同じサイクルにDMAデータバス211に データp[1]~p[S]が到着することを示すものであ る。これに対応して第(S+j)サイクル $(1 \le j \le S)$ に デ-タp[j]がラッチ713にロードされる。また、第 (S+2)~第(2S+1)サイクルの間、セレクタ742 に制御信号 '0'が与えられ、第(S+j+1)サイクル にはシフトレジスタ732にデータp[j]が入力され る。シフトレジスタ732には第(S+2)~第(2S+ 1)サイクルの間、シフトクロックが供給されるので、 第(2S+1)サイクルにはS個のデータ $p[1]\sim p[S]$ がシフトレジスタ732に格納される。また、第(S+ 2)~第(2S+1)サイクルの間、シフトレジスタ73 ※

$$c[1] = \sum_{\substack{j=1\\j=1}}^{S} q[1][j] * p[j]$$

【0047】がラッチ715から出力される。また、第 (2S+3)サイクルには、セレクタ743に制御信号 '2'が与えられ、セレクタ744に制御信号'0'が与 えられ、乗算器701が動作し、ラッチ717にc[1] *c[1]が格納される。これは、第(2S+4)サイクル には、ラッチ718にc2m=c[1]*c[1]として格 納される。続いて第(2S+3)~第(3S+2)サイクル にペリフェラルアドレスバス212に書き込みアドレス '1'が立つ。これは、同じサイクルにペリフェラルデ ータバス211にデータq[2][1]~q[2][S]が到着 することを示すものである。これに対応して第(2S+ j+2)サイクル $(1 \le j \le S)$ にデータq[2][j]がラ ッチ713に μ -ドされる。また、第(2S+4)~第 (3S+3)サイクルの間、シフトレジスタ731にデー タ q [2][j]が入力される。シフトレジスタ731には 第(2S+4)~第(3S+3)サイクルの間、シフトクロ ックが供給されるので、第(3S+3)サイクルにはS個 のデータq[2][1]~q[2][S]がシフトレジスタ73 ★

$$g[2] = \sum_{j=1}^{S} q[2][j] * q[2][j]$$

【0049】がラッチ719から出力される。続いて第 (3S+4)~第(4S+3)サイクルの間、セレクタ74 2に制御信号'1'が与えられるとともにシフトレジス タ731、732にシフトクロックが供給される。セレ ☆50 [2][j]*p[j](1≦j≦S)が格納される。第(4S

*ラッチ719に格納され、第(S+3)サイクルには [0043]

【数14】

(数14)

※1にシフトクロックが与えられ、セレクタ743に制御 信号 '1'が与えられ、セレクタ744に制御信号 '1' が与えられ、乗算器 7 0 1 が動作し、第(S+j+1)サ 10 $10 + 714 = [1][j] * p[j](1 \le j$ ≦S)が格納される。一方、第(S+2)サイクルには、 ラッチ715がクリアされ、第(S+3)サイクルには出 力が0となる。さらに、第(S+3)~第(2S+2)サイ クルの間、セレクタ747に制御信号 '0'が与えら れ、セレクタ745に制御信号'1'が与えられ、セレ クタ746に制御信号 'O'が与えられ、ラッチ715 の出力とラッチ714の出力q[1][j]*p[j]の間で 加算が実行され、結果がラッチ715に格納される。そ して第(2S+3)サイクルには

20 [0046] 【数15】

(数15)

★1に格納される。また、第(2S+4)~第(3S+3)サ イクルの間、セレクタ743に制御信号 '3'が与えら れ、セレクタ744に制御信号'1'が与えられ、乗算 器701が動作し、第(2S+j+3)サイクルにはラッ 30 チ714にq[2][j]*q[2][j](1≦j≦S)が格納 される。一方、第(2S+4)サイクルには、ラッチ71 5がクリアされ、第(2S+5)サイクルには出力が0と なる。さらに、第(2S+5)~第(3S+4)サイクルの 間、セレクタ747に制御信号'0'が与えられ、セレ クタ745に制御信号'1'が与えられ、セレクタ74 6に制御信号'0'が与えられ、ラッチ715の出力と ラッチ714の出力q[2][j]*q[2][j]の間で加算 が実行され、結果がラッチ715に格納される。そして 第(3S+4)サイクルには、結果がラッチ719に格納 40 され、第(3S+5)サイクルには

[0048]

【数16】

(数16)

☆クタ743に制御信号'1'が与えられ、セレクタ74 4に制御信号 '2'が与えられ、乗算器701が動作 し、第(3S+j+4)サイクルにはラッチ714にq

+4)サイクルにはS個のデータ $p[1] \sim p[S]$ がシフトレジスタ732に元通りに格納される。一方、第(3S+4)サイクルには、ラッチ715がクリアされ、第(3S+5)サイクルには出力が0となる。さらに、第(3S+5)~第(4S+4)サイクルの間、セレクタ747に制御信号 '0'が与えられ、セレクタ746に制御信号 '0'*

$$c[2] = \sum_{\substack{j=1\\j=1}}^{S} q[2][j] * p[j]$$

【0051】がラッチ715から出力される。また、第(4S+4)サイクルには、セレクタ749に制御信号 '0'が与えられ、セレクタ743に制御信号 '0'が与えられ、セレクタ748に制御信号 '1'が与えられ、セレクタ744に制御信号 '3'が与えられ、乗算器701が動作し、ラッチ714にc2m*g[2]が格納される。また、第(4S+5)サイクルには、セレクタ743に制御信号 '2'が与えられ、乗算器701が動作し、ラッチ717にC2=c[2]*c[2]が格納される。第(4S+6)サイクルには、セレクタ749に制御信号 '1'が ※

$$\frac{c2}{g} > \frac{c2m}{gm}$$

【0053】の場合、カウンタ723の値がラッチ72 2にロードされ、ラッチ719の値がラッチ720にロードされ、ラッチ717の値がラッチ718にロードされる。

【0054】同様に第(4S+6)~第(5S+5)サイク ★

$$g[3] = \sum_{\substack{j=1\\j=1}}^{S} q[3][j] * q[3][j]$$

【0056】ラッチ719から出力される。また、第(6S+8)サイクルには

$$c[3] = \sum_{j=1}^{S} q[3][j] * p[j]$$

【0058】がラッチ715から出力される。また、第(6S+8)サイクルには、c2m*gがラッチ714から出力され、第(6S+10)サイクルには、c2*gmがラッチ716から出力され、加算器702において減算

c2*gm-c2m*g

が実行され、結果が正の場合、gm、c2mの値がそれ ぞれg、c2で更新される。さらにカウンタ723の値 がラッチ722にロードされる。以上の第(4S+6)~ 第(6S+10)サイクルの全過程をさらに(N-3)回反 ◆

16

*が与えられ、ラッチ715の出力とラッチ714の出力q[2][j]*p[j]の間で加算が実行され、結果がラッチ715に格納される。そして第(4S+5)サイクルには

【0050】 【数17】

(数17)

※与えられ、セレクタ743に制御信号 '0'が与えられ、セレクタ748に制御信号 '0'が与えられ、セレクタ744に制御信号 '3'が与えられ、乗算器701が動作し、ラッチ716にc2*gmが格納される。なお、第(4S+7)サイクルにはセレクタ747に制御信号 '1'が与えられ、セレクタ745に制御信号 '1'が与えられ、加算器702において減算 c2*gm-c2m*g

が実行され、結果が正の場合、即ち 【0052】

【数18】

(数18)

★ルにペリフェラルデータバス211にデータq[3][1] ~q[3][S]が到着し、第(5S+8)サイクルには

【0055】

(数19)

☆【0057】

【数20】

(数20)

◆復することにより、U[i]が最大となるiを求める全動 作が完了する。

【0059】即ち、第(2NS+3N+2)サイクルには 40 gm、c2mの最終値がそれぞれラッチ720、ラッチ 718から出力される。また、gm、c2mが選定され た時のカウンタ723の値がラッチ722より主力され る。さらに

[0060]

【数21】

(数21)

【0061】の計算を以下の手順で行う。まず、第(2

NS+3N+2)サイクルにセレクタ746に制御信号

106...

17

'1'を加え、ラッチ715にc2mをロードする。続 く16サイクルの間、セレクタ745、746、747 に制御信号 '0'を加えることにより、第(2NS+3N +18)サイクルにはラッチ721より、第(2NS+3 *

> c2m g m

18

*N+19)サイクルにはラッチ712より

[0062]

※105…入出力制御部

【数22】

(数22)

【0063】が出力されるのである。以上のようにシフ トレジスタの732には、処理の最初にDMAバスから p[j] (1 $\leq j \leq S$) を初期値として供給しておくだけ で、 $1 \le i \le N$ に対する処理全体にp[j]を供給でき る。これにより、専用演算器とDSPとのデータ授受を 最低限に抑えて目的の処理を実現することができる。

[0064]

【発明の効果】以上説明したごとく、本発明によればし SIとして1チップで実現すべきアルゴリズムのうち、 大部分が単調な処理で占められているにも拘らず、アル ゴリズムの一部に複雑な部分が出現するためにDSPを 使用せざるを得ない場合でも、アルゴリズムの大部分を 占める単調な処理の部分をデータメモリとの高速のデー タ授受を保証しつつ布線論理として実現することができ るので、LSI全体としての低消費電力化を図ることが できる。

【図面の簡単な説明】

【図1】本発明の専用演算器付きディジタル信号処理プ ロセッサの構成図。

【図2】 I I R フィルタの処理を実行する専用演算器の 構成を示す実施例図。

【図3】 I I Rフィルタの処理フローを実行する専用演 算器の状態遷移を示す図。

【図4】直交化処理を実行する専用演算器の構成を示す 実施例図。

【図5】相関が最大となるベクトルを求める専用演算器 の構成を示す実施例図。

【図6】従来のディジタル信号処理プロセッサの構成 図。

【符号の説明】

データメモリ

101…プログラムメモリ 102... アドレス制御部

103…命令実行制御部

104… 40 742、745~749…2入力セレクタ 743、7

×

主演算器 10 111…プログラムバス 1 1 2 ... データバス 113…位相周波数制御回路 1 2 1 ... プログラム制御部 122…データ処理部 201... 専用演算器

211…DMAデータバス 2 1 2 ... DMAアドレスバス

301…乗算器 302... 加算器

20 311~315…ラッチ 3 2 1 ... S段のシフトレジスタ

322、323…R段のシフトレジスタ

331、333および336…2入力セレクタ 332

…3入力セレクタ

501…乗算器 502...

加算器

511~516および518…ラッチ 5 1 7 ... 16段シフトレジスタ

521、522…S段シフトレジスタ

30 532、536および537…2入力セレクタ

533…4入力セレクタ 534,5

35…3入力セレクタ 541…検出回路

7 0 1 ...

乗算器

702…加算器 711~719およ び722…ラッチ

721…16段シフトレジスタ

カウンタ


7 2 3 ...

731、732…S段シフトレジスタ

44…4入力セレクタ


【図1】


図 1



【図2】

【図3】







【図4】

【図5】








【図6】

図 6.



フロントページの続き

(72)発明者 波多野 雄治

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 上牧 春雄

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 森島 憲太

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 堀田 正生

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72) 発明者 小田井 一生

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体設計開発センタ内

(72)発明者 石田 潤

東京都小平市上水本町五丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72)発明者 淺川 吉章

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.